Nghiên cứu, xây dựng hệ thiết bị thu nhận và xử lý số liệu dựa trên kỹ thuật SDP qua ứng dụng FPGA phục vụ nghiên cứu vật lý hạt nhân thực nghiệm

Abstract

Nghiên cứu, xây dựng hệ thiết bị thu nhận và xử lý số liệu dựa trên kỹ thuật SDP qua ứng dụng FPGA phục vụ nghiên cứu vật lý hạt nhân thực nghiệm nhằm phân tích tổng quan về quá trình phát triển hệ phổ kế đa kênh và hệ phổ kế trùng phùng ở trong và ngoài nước; nghiên cứu phương pháp khử tích chập trong cửa sổ động (MWD) để thiết kế, chế tạo hệ phổ kế đa kênh kỹ thuật số; tiến hành thực nghiệm thiết kế, chế tạo các khối điện tử và thử nghiệm thực tế các khối điện tử đã chế tạo trên dòng nơtron tại kênh ngang Lò phản ứng hạt nhân cũng như với một số nguồn đồng vị chuẩn.